

(11) Publication number:

11195966 A

Generated Document,

PATENT ABSTRACTS OF JAPAN

(21) Application number:

(30) Priority:

10157366

(51) Intl. CI.:

H03K 5/08 G01R 19/165

(22) Application date: 05.06.98

06.06.9706.11.97 JPJP

(71)Applicant: **OMI TADAHIRO**

0914963109304598

ULTLA CLEAN TECHNOLOGY

KAIHATSU KENKYUSHO:KK

(72) Inventor: KOTANI KOJI

OMI TADAHIRO

NITTA TAKEHISA

(74)

Representative:

(43) Date of application publication:

21.07.99

(84) Designated contracting states:


(54) CHARGE TRANSFER AMPLIFIER CIRCUIT, **VOLTAGE COMPARATOR** AND SENSE AMPLIFIER

(57) Abstract:

PROBLEM TO BE SOLVED: To amplify a voltage without making a stationary current flow by setting or releasing both terminals of two capacitors connected to the source and drain electrodes of a MOS transistor respectively to a prescribed potential difference and changing the potential difference between the gate and source of the MOS transistor from the outside.

SOLUTION: A switch 105 is turned OFF, the switch 107 is turned ON and the voltage VG is applied to the gate electrode of an N type MOS transistor 103. that is the input node 108 of this circuit. Then, when the switch 107 is turned ON while keeping the switch 105 OFF, the potential of a node 104 becomes VC-TTH+ΔVG and changes for ΔVG from a precharge stage similarly to the potential change of the gate electrode of the N type MOS transistor 103. At the time, a charge amount transferred from an output capacitor 102 to a storage capacitor 101 becomes &Delta:Q=CT.&Delta:VG. Then. the terminal voltage of the output capacitor, that is the potential of an output node 106, changes for ΔVO=-CT.ΔVG/CO and thus, the amplification of an amplification factor -CT/CO is performed.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-195966

(43)公開日 平成11年(1999)7月21日

(51) Int.Cl.6

識別記号

H03K 5/08

G01R 19/165

FΙ H03K 5/08

G01R 19/165

T Α

審査請求 未請求 請求項の数9 OL (全22頁)

(21)出願番号

特願平10-157366

(22)出願日

平成10年(1998) 6月5日

(31)優先権主張番号 特願平9-149631

(32)優先日

平9 (1997) 6月6日

(33)優先権主張国

日本 (JP)

(31)優先権主張番号 特願平9-304598 (32)優先日

平9 (1997)11月6日

(33)優先権主張国

日本(JP)

(71)出願人 596089517

301

(71)出願人 000205041

株式会社ウルトラクリーンテクノロジー開

宮城県仙台市青葉区米ケ袋2-1-17-

発研究所

大見 忠弘

東京都文京区本郷4-1-4

(72)発明者 小谷 光司

宮城県仙台市青葉区荒巻字青葉 (無番地)

東北大学工学部電子工学科内

(74)代理人 弁理士 福森 久夫


最終頁に続く

(54) 【発明の名称】 電荷転送増幅回路、電圧比較器及びセンスアンプ

(57)【要約】

【課題】 本発明は、素子特性の揺らぎをキャンセル し、定常電流を流さないで高精度の電圧増幅を行う電荷 転送増幅回路、及び、高精度、低消費電力A/Dコンバー 一夕に適用可能な電圧比較器を提供することを目的とす る。

【解決手段】 本発明の電荷転送増幅回路は、MOSト ランジスタと、MOSトランジスタのソース電極及びド レイン電極にそれぞれ実質的に接続された第1の容量お よび第2の容量と、第1の容量の両端子間と第2の容量 の両端子間をそれぞれ適宜所定の電位差に設定・解放す る手段と、MOSトランジスタのゲート・ソース間電位 差を適宜外部より変化せしめる手段とを有し、第1の容 量を第2の容量よりも大きくしたことを特徴とする。ま た、電圧比較器は、電荷転送増幅回路の前記ドレイン電 極にダイナミックラッチ回路を接続したことを特徴とす る。



【特許請求の範囲】

【請求項1】 MOSトランジスタと、前記MOSトランジスタのソース電極およびドレイン電極にそれぞれ実質的に接続された第1の容量および第2の容量と、前記第1の容量の両端子間と前記第2の容量の両端子間をそれぞれ適宜所定の電位差に設定したり解放したりする手段と、前記MOSトランジスタのゲート・ソース間電位差を適宜外部より変化せしめる手段と、を有し、前記第1の容量を前記第2の容量よりも大きくしたことを特徴とする電荷転送増幅回路。

【請求項2】 PMOSトランジスタと、PMOSトランジスタのソース電極に実質的に接続された第1の容量と、前記第1の容量の両端子間をそれぞれ適宜所定の電位差に設定したり解放したりする手段と、前記PMOSトランジスタのゲート・ソース間電位差を適宜外部より変化せしめる手段とを有する第1の回路と、

NMOSトランジスタと、前記NMOSトランジスタの ソース電極に実質的に接続された第1の容量と、前記第 1の容量の両端子間を適宜所定の電位差に設定したり解 放したりする手段と、前記NMOSトランジスタのゲー 20 ト・ソース間電位差を適宜外部より変化せしめる手段と を有する第2の回路とからなり、

前記第1の回路と第2の回路とが、前記PMOSトランジスタ及び前記NMOSトランジスタのドレイン電極において接続され、該ドレイン電極に実質的に接続された第2の容量の両端子間を適宜所定の電位差に設定したり解放したりする手段が設けられ、さらに前記第1の回路及び第2の回路における第1の容量のいずれもを前記第2の容量よりも大きくしたことを特徴とする電荷転送増幅回路。

【請求項3】 前記P型MOSトランジスタのゲート電極と前記N型MOSトランジスタのゲート電極を接続して共通の端子としたことを特徴とする請求項2に記載の電荷転送増幅回路。

【請求項4】 前記ゲート・ソース間電位差を適宜外部より変化せしめる手段は、前記MOSトランジスタのゲート電極の電位を変化させる手段を有していることを特徴とする請求項1~3のいずれか1項に記載の電荷転送増幅回路。

【請求項5】 請求項1~4のいずれか1項に記載の電 40 荷転送増幅回路の前記ドレイン電極にダイナミックラッ チ回路を接続したことを特徴とする電圧比較器。

【請求項6】 第1のMOSトランジスタと、 該第1のMOSトランジスタとは反対導電型の第2

該第1のMOSトランジスタとは反対導電型の第2のM OSトランジスタと、

前記第1のMOSトランジスタのソース電極と前記第2のMOSトランジスタのソース電極間に接続された蓄積容量と、

該蓄積容量の両端子をリセット期間においてそれぞれ適 宜所定の電位に設定する手段と、 前記第2のMOSトランジスタのゲート電極と前記第1のMOSトランジスタのドレイン電極とを接続する手段及び前記第1のMOSトランジスタのドレイン電極を前記リセット期間に後続するプリチャージ期間において適宜所定の電位に設定し該プリチャージ期間に後続する増幅期間において解放する手段、又は/並びに前記第1のMOSトランジスタのゲート電極と前記第2のMOSトランジスタのドレイン電極とを接続する手段及び前記第2のMOSトランジスタのドレイン電極とを接続する手段及び前記第2のMOSトランジスタのドレイン電極を前記プリチャージ期間において適宜所定の電位に設定し前記増幅期間において解放する手段と、

前記増幅期間において電圧が変化する入力信号に応じて 前記第1のMOSトランジスタのゲート・ソース間電圧 又は/及び前記第2のMOSトランジスタのゲート・ソ ース間電圧を変化させる機構と、を有することを特徴と する電荷転送正帰還増幅回路。

【請求項7】 前記第1のMOSトランジスタをP型M OSトランジスタとした請求項6に記載の第1の電荷転 送正帰還増幅回路と、前記第1のMOSトランジスタを N型MOSトランジスタとした請求項6に記載の第2の 電荷転送正帰還増幅回路とからなり、

前記第1の電荷転送正帰還増幅回路のP型MOSトランジスタのドレイン電極と前記第2の電荷転送正帰還増幅回路のN型MOSトランジスタのドレイン電極とを接続し、又は/及び、前記第1の電荷転送正帰還増幅回路のN型MOSトランジスタのドレイン電極と前記第2の電荷転送正帰還増幅回路のP型MOSトランジスタのドレイン電極とを接続したことを特徴とする電荷転送正帰還増幅回路。

30 【請求項8】 請求項6又は7に記載の電荷転送正帰還 増幅回路において、プリチャージ期間において適宜所定 の電位に設定し増幅期間において解放する手段が設けら れた節点の少なくとも一つを出力とし、前記節点に直接 又は容量を介してラッチ回路を接続したことを特徴とす る電圧比較器。

【請求項9】 請求項6又は7に記載の電荷転送正帰還 増幅回路の入力に、複数のメモリ素子が接続されたビットラインが接続されたことを特徴とするセンスアンプ。 【発明の詳細な説明】

40 [0001]

【発明属する技術分野】本発明は、高精度な増幅が可能な電荷転送増幅回路、電圧比較器路及びセンスアンプに係る。

[0002]

【従来の技術】アナログ信号をデジタル信号に変換する 回路であるA/Dコンバータは、諸量がすべてアナログ 信号であるリアルワールドとデジタル量であるコンピュ ータワールドを繋ぐインターフェースとして欠くことが できない重要な回路である。特に近年、情報端末機器の 50 小型化・携帯化が進行しており、A/Dコンバータに対 しても低消費電力化の要求が強くなってきている。

【0003】一般的なA/Dコンバータは、比較器とし てチョッパー型のCMOSインバータか、差動アンプを 用いており、定常的な直流電流(チョッパー型のオート ゼロ電流、差動アンプのバイアス電流)が流れることか ら消費電力を増大させていた。低消費電力化のため、こ の部分に定常的な電力消費のないダイナミックラッチ (センスアンプ) 電圧比較器回路 (図17参照) を用い たA/Dコンバータが開発されている。

【0004】しかし、このダイナミックラッチ回路は、 しきい値等の素子特性の揺らぎをキャンセルする機構を 持たないため、比較器として用いた場合にオフセット電 圧のばらつきが発生し、比較精度が悪く、高精度のA/ Dコンバータには応用できなかった。

[0005]

【発明が解決しようとする課題】そこで本発明は、素子 特性の揺らぎをキャンセルし、定常電流を流さないで電 圧増幅を行う半導体回路を実現し、ダイナミックラッチ 回路のオフセット電圧ばらつきを実効的に小さくして、 高精度の低消費電力A/Dコンバータを提供することを 20 目的としている。

【0006】さらに、本発明では、より高速動作が可能 でかつ増幅率も大きく、消費電力も小さい電圧増幅回路 を実現し、高精度の低消費電力A/Dコンバータ用電圧 比較器を提供することを目的としている。

[0007]

【課題を解決するための手段】本発明の電荷転送増幅回 路は、MOSトランジスタと、前記MOSトランジスタ のソース電極およびドレイン電極にそれぞれ実質的に接 続された第1の容量および第2の容量と、前記第1の容 量の両端子間と前記第2の容量の両端子間をそれぞれ適 宜所定の電位差に設定したり解放したりする手段と、前 記MOSトランジスタのゲート・ソース間電位差を適宜 外部より変化せしめる手段とを有し、前記第1の容量を 前記第2の容量よりも大きくしたことを特徴とする。

【0008】本発明の他の電荷転送増幅回路は、PMO Sトランジスタと、PMOSトランジスタのソース電極 に実質的に接続された第1の容量と、前記第1の容量の 両端子間をそれぞれ適宜所定の電位差に設定したり解放 したりする手段と、前記PMOSトランジスタのゲート ・ソース間電位差を適宜外部より変化せしめる手段とを 有する第1の回路と、NMOSトランジスタと、前記N MOSトランジスタのソース電極に実質的に接続された 第1の容量と、前記第1の容量の両端子間を適宜所定の 電位差に設定したり解放したりする手段と、前記NMO Sトランジスタのゲート・ソース間電位差を適宜外部よ り変化せしめる手段とを有する第2の回路とからなり、 前記第1の回路と前記第2回路とが前記PMOSトラン ジスタ及び前記NMOSトランジスタのドレイン電極に おいて接続され、該ドレイン電極に実質的に接続された 50 段の回路の入力容量が等価的に本回路の出力容量となっ

第2の容量の両端子間を適宜所定の電位差に設定したり 解放したりする手段が設けられ、さらに前記第1の回路 及び第2の回路における第1の容量のいずれも前記第2 の容量よりも大きくしたことを特徴とする。

【0009】本発明の電圧比較器は、上記本発明の電荷 転送増幅回路の前記ドレイン電極にダイナミックラッチ 回路を接続したことを特徴とする。

【0010】本発明の電荷転送正帰還増幅回路は、第1 のMOSトランジスタと、該第1のMOSトランジスタ とは反対導電型の第2のMOSトランジスタと、前記第 1のMOSトランジスタのソース電極と前記第2のMO Sトランジスタのソース電極間に接続された蓄積容量 と、該蓄積容量の両端子をリセット期間においてそれぞ れ適宜所定の電位に設定する手段と、前記第2のMOS トランジスタのゲート電極と前記第1のMOSトランジ スタのドレイン電極とを接続する手段及び前記第1のM OSトランジスタのドレイン電極を前記リセット期間に 後続するプリチャージ期間において適宜所定の電位に設 定し該プリチャージ期間に後続する増幅期間において解 放する手段、又は/並びに前記第1のMOSトランジス タのゲート電極と前記第2のMOSトランジスタのドレ イン電極とを接続する手段及び前記第2のMOSトラン ジスタのドレイン電極を前記プリチャージ期間において 適宜所定の電位に設定し前記増幅期間において解放する 手段と、前記増幅期間において電圧が変化する入力信号 に応じて前記第1のMOSトランジスタのゲート・ソー ス間電圧又は/及び前記第2のMOSトランジスタのゲ ート・ソース間電圧を変化させる機構と、を有すること を特徴とする。

【0011】本発明の電圧比較器は、本発明の電荷転送 正帰還増幅回路において、プリチャージ期間において適 宜所定の電位に設定し増幅期間において解放する手段が 設けられた節点の少なくとも一つを出力とし、前記節点 に直接又は容量を介してラッチ回路を接続したことを特 徴とする。

【0012】さらに、本発明のセンスアンプは、本発明 の電荷転送正帰還増幅回路の入力に、複数のメモリ素子 が接続されたビットラインが接続されたことを特徴とす る。

40 [0013]

【実施例】以下に実施例を挙げ本発明を詳細に説明する が、本発明がこれらの実施例に限定されるものではない ことはいうまでもない。

【0014】(実施例1)図1は、本発明の第1の実施 例を示す回路の構成図である。この回路は、N型MOS トランジスタを用いた電荷転送増幅回路である。図にお いて101は容量がCTの蓄積容量(第1の容量)、1 02は容量Coの出力容量(第2の容量)である。出力 容量102は、実際に容量を設けているのではなく、次 ている。103はN型MOSトランジスタで、そのソース電極は節点104で蓄積容量101および蓄積容量101のリセット用スイッチ105と接続されている。N型トランジスタ103のドレイン電極は、出力節点106で出力容量102およびプリチャージ用スイッチ107と接続されている。N型トランジスタ103のゲート電極は、入力節点108となっている。

【0015】回路は3段階で動作する。第1段階はリセット段階で、蓄積容量101のリセットが行われる。スイッチ105がオンし、節点104が接地され、蓄積容量101がリセットされる。別の表現では蓄積容量101の電荷が放電される。

【0016】第2段階はプリチャージ段階である。スイッチ105がオフし、スイッチ107がオンする。N型MOSトランジスタ103のゲート電極、つまり回路の入力節点108には電圧VGが印加されているものとする。この時、出力容量102がプリチャージ電圧VPRでプリチャージされると共に、電流がN型トランジスタ103を通して流れ、蓄積容量101の充電(プリチャージ)が開始される。やがて、節点104の電位が上昇し、N型MOSトランジスタ103のゲート・ソース間電位差がN型MOSトランジスタ103のしきい値VTHと等しくなったところでN型MOSトランジスタ103がオフして電流が流れなくなり、蓄積容量101のプリチャージが自動的に終了する。このとき、N型MOSトランジスタ103のソース電極である節点104の電位は、VG-VTHとなる。

【0017】第3段階は増幅段階である。スイッチ10 7がオフとなる。スイッチ105はオフのままである。 このとき、N型MOSトランジスタ103のゲート電 極、つまり回路の入力節点108の電位が V_G から ΔV_G 増えて、 $V_G + \Delta V_G$ になったとする。すると、N型MO Sトランジスタ103のゲート・ソース間電圧がしきい 値VTHより大きくなるため、N型MOSトランジスタ1 03が再びオンし電流が流れはじめる。この時流れる電 流は、出力容量102に蓄えられていた電荷が転送され るものである。やがて、N型MOSトランジスタ103 のゲート・ソース間電位差がN型MOSトランジスタ1 03のしきい値VTHと再び等しくなったところでN型M OSトランジスタ103がオフして電流が流れなくな る。この時、N型MOSトランジスタ103のソース電 極である節点104の電位は、 $V_G - V_{TH} + \Delta V_G$ とな る。つまり、N型MOSトランジスタ103のゲート電 極の電位変化と同じく、プリチャージ段階から △ VGだ け変化する。この時出力容量102から蓄積容量101 に転送された電荷量は $\Delta Q = C_T \cdot \Delta V_G$ となる。出力容 出力容量の端子電圧、つまり出力節点106の電位は、 $\Delta V_0 = -C_T \cdot \Delta V_G / C_0$ だけ変化する。つまり、増幅 率-CT/Coの増幅が行われることになる。

【0018】回路動作から明らかなように、回路に定常的な直流電流は流れない。低消費電力で電圧増幅が可能である。

【0019】また、増幅率の表式からも明らかなように、N型MOSトランジスタ103のデバイスパラメータ、たとえばしきい値VTHがたとえ変動しても、増幅作用には影響を与えない。つまり、素子特性のばらつきを補正する機能を持っている。

【0020】本実施例においては、MOSトランジスタ としてN型MOSトランジスタを用いたがP型MOSト ランジスタを用いても良い事は言うまでもない。また、 出力容量102は、実際に容量を設けているのではな く、次段の回路の入力容量が等価的に本回路の出力容量 となっているが、実際に容量を設けても良い事は言うま でもない。さらに、MOSトランジスタのゲート・ソー ス間電圧を変化させる手法として、直接ゲート電極の電 位を変化させる手法について説明したが、容量等を介し て間接的にゲート電極の電位を変化させても良く、ま た、ゲート電極の電位は固定とし、蓄積容量101の接 20 地側端子の電位を増幅段階で変化させても良い。蓄積容 量101のリセットとして節点104を接地するように 構成したが、接地する必要は必ずしも無く、N型MOS トランジスタのゲート電極電位からしきい値を引いた電 位より低い電位を印加しても良い。

【0021】(実施例2)図2は、本発明の第2の実施例を示す電荷電送増幅回路の構成図である。この回路は、P型MOSトランジスタを用いた第1の回路とN型MOSトランジスタを用いた第2の回路を組み合わせたCMOS電荷転送増幅回路である。

【0022】図において201および202は容量がC Tの蓄積容量(第1の容量)、203は容量Coの出力容 量(第2の容量)である。出力容量203は、実際に容 量を設けているのではなく、次段の回路の入力容量が等 価的に本回路の出力容量となっている。204はN型M OSトランジスタで、そのソース電極はスイッチ205 を介し節点206で蓄積容量201および蓄積容量20 1のリセット用スイッチ207と接続されている。20 8はP型MOSトランジスタで、そのソース電極はスイ ッチ209を介し節点210で蓄積容量202および蓄 40 積容量202のリセット用スイッチ211と接続されて いる。N型MOSトランジスタ204のドレイン電極お よびP型MOSトランジスタ208のドレイン電極は、 出力節点212で出力容量203およびプリチャージ用 スイッチ213と接続されている。N型MOSトランジ スタ204のゲート電極とP型MOSトランジスタ20 8のゲート電極は接続され、入力節点214となってい る。

【0023】回路は第1の実施例のN型トランジスタ回路と同様に3段階で動作する。第1段階はリセット段階 で、蓄積容量201および202のリセットが行われ

る。スイッチ207および211がオンし、節点206 が接地されるとともに節点210が電源に接続され、蓄積容量201および202がリセットされる。このとき、スイッチ205および209はオフとなっており、P型MOSトランジスタ208、出力節点212、N型MOSトランジスタ204を通して貫通電流が流れるのを防止している。

【0024】第2段階はプリチャージ段階である。 スイ ッチ207および211がオフし、スイッチ213、2 05、209がオンとなる。回路の入力節点214には 電圧VFが印加されているものとする。この時、出力容 量203がプリチャージ電圧VPRでプリチャージされる と共に、電流がN型トランジスタ204およびP型MO Sトランジスタ208を通して流れ蓄積容量201およ び202の充電(プリチャージ)が開始される。やが て、節点206の電位が上昇し、N型MOSトランジス タ204のゲート・ソース間電位差がN型MOSトラン ジスタ204のしきい値VTHNと等しくなったところで N型MOSトランジスタ204がオフして電流が流れな くなり、蓄積容量201のプリチャージが自動的に終了 する。同様に、節点210の電位は低下し、P型MOS トランジスタ208のゲート・ソース間電位差がP型M OSトランジスタ208のしきい値VTHPと等しくなっ たところでP型MOSトランジスタ208がオフして電 流が流れなくなり、蓄積容量202のプリチャージが自 動的に終了する。このとき、N型MOSトランジスタ2 04のソース電極と接続されている節点206の電位 は、VF-VTHNとなる。同様にP型MOSトランジスタ 208のソース電極と接続されている節点210の電位 は、 $V_F - V_{THP}$ となる。

【0025】実際には、MOSトランジスタのゲート・ソース間電位差がしきい値と等しくなりさらに小さくなっても、MOSトランジスタには微小な弱反転電流が流れ続ける。しかし、本実施例のCMOS電荷転送増幅回路では、N型MOSトランジスタ204を流れる弱反転電流とP型MOSトランジスタ208を流れる弱反転電流がほぼバランスし、実質的にプリチャージ電源VPRからの電荷の流入/流出はほとんど無くなる。したがって実質的にプリチャージが終了するのである。

【0026】第3段階は増幅段階である。スイッチ21403がオフとなる。スイッチ207および211はオフ、スイッチ205および209はオンのままである。このとき、回路の入力節点214の電位が V_F から ΔV_F 増えて、 $V_F + \Delta V_F$ になったとする。すると、実施例100 型MOSトランジスタ回路と同様に、N型MOSトランジスタ2040ゲート・ソース間電圧がしきい値 V_{THN} より大きくなるため、N型MOSトランジスタ204が再びオンし電流が流れはじめる。この時流れる電流は、出力容量203に蓄えられていた電荷が転送されるものである。やがて、N型MOSトランジスタ2040ゲー 50

ト・ソース間電位差がしきい値VTHNと再び等しくなっ たところでN型MOSトランジスタ204がオフして電 流が流れなくなる。N型MOSトランジスタ204のソ ース電極が接続されている節点206の電位は、VF- $V_{THN} + \Delta V_F$ となる。つまり、入力節点 2.1.4 の電位変 化と同じく、プリチャージ段階からΔVFだけ変化す る。この時、P型MOSトランジスタ208は、入力節 点214の電位 V_F から ΔV_F 増えて、 $V_F + \Delta V_F$ になっ たことによりゲート・ソース間電圧の絶対値がしきい値 VTHPの絶対値より小さくなるため、オフのままであ り、電流は流れない。したがって、電荷の流れは出力容 量203から蓄積容量201への流れだけであり、その 電荷量は $\Delta Q = C_T \cdot \Delta V_F$ となる。出力容量203から $\Delta Q = C_T \cdot \Delta V_F$ の電荷が減少するため、出力容量の端 子電圧、つまり出力節点212の電位は、 $\Delta V_0 = -C_T$ $\cdot \Delta V_F/C_0$ だけ変化する。つまり、増幅率 $-C_T/C_0$

【0027】回路の入力節点214の電位が逆に減少した場合は、N型MOSトランジスタはオフのままで、P型MOSトランジスタが再活性化され、P型MOSトランジスタにつながる蓄積容量202と出力容量203の間で電荷転送が行われ、同様に増幅が行われる。

の増幅が行われることになる。

【0028】実際には、本実施例のCMOS電荷転送増幅回路においては、プリチャージ段階の説明で述べたように、N型MOSトランジスタ204およびP型MOSトランジスタ208には、増幅段階の初期状態では弱反転電流が流れている。入力節点214の電位変化によりN型MOSトランジスタ204およびP型MOSトランジスタ208に流れる弱反転電流に差が生じ、その差の分だけ出力容量203との間で電荷転送が行われるのであるが、実質的には上述したようにN型MOSトランジスタ204あるいはP型MOSトランジスタ208のどちらか一方にだけ電流が流れると解釈しても問題ない。

【0029】以上述べたように、本実施例のCMOS電荷転送増幅回路は、入力信号の正負両方向の変化に対して増幅作用を持った回路である。

【0030】回路動作から明らかなように、回路に定常的な直流電流は流れない。低消費電力で電圧増幅が可能である。

6 【0031】また、N型MOSトランジスタ204やP型MOSトランジスタ208の素子特性、たとえばしきい値VTHNやVTHPがたとえ変動しても、増幅作用には影響を与えない。つまり、素子特性のばらつきを補正する機能を持っている。

【0032】図3は、本実施例の回路の動作波形を示している。上図の301は入力節点214の電位変化、302は出力節点212の電位変化を示している。また下図の303はN型MOSトランジスタ204を流れる電流変化、304はP型MOSトランジスタ208を流れる電流変化を示している。プリチャージ段階において

は、N型MOSトランジスタを流れる電流303とP型MOSトランジスタの電流304がほぼ等しいことがわかる。また、1回目の増幅段階の時、入力節点214の電位を2.5Vから+5mV変化させている。これにより、N型MOSトランジスタを流れる電流303が増加し、P型MOSトランジスタの電流304が減少していることがわかる。この電流の差に相当する電荷が転送されたことになり、出力節点の電位が302で示されるように大きく約-30mV変化している。2回目の増幅段階には、入力節点214の電位を2.5Vから-5mV変化させている。これにより、N型MOSトランジスタを流れる電流303が減少し、P型MOSトランジスタを流れる電流304が増加していることがわかる。出力節点の電位302は、約+30mV変化している。-CT/Coを-6と設定したので増幅度は約-6となっている。

9

【0033】図4は、本実施例のCMOS電荷転送増幅 回路の動作に対する、デバイス特性のゆらぎの影響を調 べた結果である。N型MOSトランジスタ204のしき い値VTHNが±200mV変動したときに、回路の入力 オフセット電圧はどれくらい変動するかプロットしてあ る。ここで、入力オフセット電圧とは、増幅段階におい て、出力電位変化をゼロに留める為に入力節点に与えな ければならない電位変化であり、理想的にはゼロであ る。しかし、回路内の素子特性のアンバランス等により 有限の入力オフセット電圧が存在し、素子特性ばらつき を補正する機構を持たない回路は、回路内の素子特性の ばらつきにより入力オフセット電圧も揺らいでしまう。 一方、本実施例の回路では、図4が示すように、 ±20 0mVのしきい値変動に対し、入力オフセット電圧は 0. 4mV程度しか変化してない。本実施例のCMOS 電荷転送増幅回路が、素子特性のゆらぎを補正する機能 を持っていることがわかる。

【0034】本実施例においては、出力容量203は、 実際に容量を設けているのではなく、次段の回路の入力 容量が等価的に本回路の出力容量となっているが、実際 に容量を設けても良い事は言うまでもない。 蓄積容量2 01と202は同じ容量値としたが回路のアンバランス が問題にならないのであれば別に異なっていても構わな い。さらに、MOSトランジスタのゲート・ソース間電 圧を変化させる手法として、直接ゲート電極の電位を変 化させる手法について説明したが、容量等を介して間接 的にゲート電極の電位を変化させても良く、また、ゲー ト電極の電位は固定とし、蓄積容量201の接地側端子 の電位および蓄積容量202の電源側端子の電位を増幅 段階で変化させても良い。蓄積容量201のリセットと して節点206を接地するように構成したが、接地する 必要は必ずしも無く、N型MOSトランジスタのゲート 電極電位からしきい値を引いた電位より低い電位を印加 しても良い。同様に蓄積容量202のリセットとして節 点210を電源に接続するように構成したが、電源に接 50 続する必要は必ずしも無く、P型MOSトランジスタの ゲート電極電位からしきい値の絶対値を足した電位より 高い電位を印加しても良い。リセット段階時の貫通電流 を防止するためスイッチ205および209を配した が、貫通電流が防止できれば別の手法でも良く、例えば、リセット時には蓄積容量201および202のそれ ぞれの端子間をスイッチで短絡してリセットを行うがそのとき節点206および210とは反対側の端子をそれ ぞれ電気的にフローティングにする機構を設けて貫通電 流を防止しても良い。

【0035】 (実施例3) 図5は、本発明の第3の実施 例を示す電圧比較器の構成図である。この回路は、第2 の実施例で示したCMOS電荷転送増幅回路の出力にダ イナミックラッチ回路を接続し、かつ入力部には入力サ ンプリング回路を接続して構成した電圧比較器である。 図において、501は第2の実施例で述べたCMOS電 荷転送増幅回路である。502は第1の入力切り替えス イッチ、503は第2の入力切り替えスイッチ、504 は入力サンプリング容量、505はプリチャージスイッ チである。506はCMOS電荷転送増幅回路501の 入力端子である。507はダイナミックラッチ回路であ る。ダイナミックラッチ回路507の内部では、508 は第1のN型MOSトランジスタ、509は第1のP型 MOSトランジスタ、510は第2のN型MOSトラン ジスタ、511は第2のP型MOSトランジスタであ り、512は第1のラッチ制御スイッチ、513は第2 のラッチ制御スイッチである。514は、CMOS電荷 転送増幅回路501の出力とダイナミックラッチ507 の入力の接続・切り放しを制御するスイッチである。5 15は、ダイナミックラッチ507の他方の入力端子と 参照電圧として用いるVPRとの接続・切り放しを制御す るスイッチである。

【0036】ダイナミックラッチ507も、CMOS電荷転送増幅回路501と同じく3段階で一周期の動作のため、それらを組み合わせた本実施例の電圧比較器も3段階で動作する。

【0037】第1段階では、CMOS電荷転送増幅回路 501はリセット動作、ダイナミックラッチ507はラッチ動作を行う。すなわち、ダイナミックラッチ507においては、スイッチ514および515がオフとなり、ダイナミックラッチ回路内のラッチ制御スイッチ512および513がオンとなり、前の周期で入力されていた信号を増幅し、出力が接地電位か電源電位に変位して安定化する。

【0038】第2段階では、CMOS電荷転送増幅回路 501はプリチャージ動作、ダイナミックラッチ507 はリセット動作を行う。このとき、入力切り替えスイッ チ502はオン、503はオフ、プリチャージスイッチ 505はオンである。したがって、入力サンプリング容

量504の両端には、比較器の入力信号VINとプリチャージ電圧VPRが印加される。CMOS電荷転送増幅回路501の入力端子506、つまり、CMOS電荷転送増幅回路内のN型MOSトランジスタとP型MOSトランジスタのゲート電極にもプリチャージ電圧VPRが印加され、CMOS電荷転送増幅回路のプリチャージが行われる。一方、スイッチ514および515はオン、ダイナミックラッチ507内のラッチ制御スイッチ512および513はオフとなり、ダイナミックラッチの両入力端子がプリチャージ電圧VPRでリセットされる。

【0039】第3段階では、CMOS電荷転送増幅回路 501は増幅動作、ダイナミックラッチ507は入力転 送動作を行う。まず、プリチャージスイッチ505がオ フになり、CMOS電荷転送増幅回路501の入力端子 506がフローティング状態になる。入力切り替えスイ ッチ502がオフ、503がオンとなり、入力サンプリ ング容量504には参照電圧VREFが印加されることに なる。このとき、この参照信号VRFFと第2段階で印加 されていた入力信号VINとの電位差が、入力サンプリン グ容量504と、CMOS電荷転送増幅回路の入力容 量、つまり、N型MOSトランジスタのゲート容量とP 型MOSトランジスタのゲート容量を足したもの、で容 量分割され、入力端子506に電位変化として現れる。 入力サンプリング容量504の容量をCMOS電荷転送 増幅回路の入力容量に比べて十分大きくとると、入力端 子506には、参照信号VREFと入力信号VINとの電位 差にほぼ等しい電位変化が生じる。この入力端子の電位 変化によりCMOS電荷転送増幅回路501内で電圧増 幅が行われ、その出力がスイッチ514を通してダイナ ミックラッチ507の一方の入力端子に転送される。他 方の入力端子には、スイッチ515を通してプリチャー ジ電圧が印加され続けているので、ダイナミックラッチ 507の2つの入力端子間に電位差が生じることにな る。この電位差は、次の周期の第1段階で、ダイナミッ クラッチのラッチ動作を通して増幅され、入力信号VIN と参照信号VREFのどちらが大きかったかが出力され る。

【0040】以上の3段階で構成される周期を繰り返すことにより、周期的に連続して電圧比較が行われる。

【0041】第2の実施例で示したように、CMOS電荷転送増幅回路は、素子特性ゆらぎの影響を受けずに電圧増幅が可能である。したがって、ダイナミックラッチに入力オフセット電圧があり、かつそれが回路間でばらついていたとしても、CMOS電荷転送増幅回路を前段に接続した本実施例の電圧比較器は、実質的に入力オフセット電圧のばらつきを小さくできるため、高い比較精度が得られる。高分解能A/D変換器に応用可能である。

【0042】また、CMOS電荷転送増幅回路501お よびダイナミックラッチ507は、共に定常的な貫通電 *50* 流を流さないため、本実施例の電圧比較器は消費電力が 極めて小さいという特徴を持っている。

【0043】図6は、電圧比較器のオフセット電圧のば らつきを測定したものである。ダイナミックラッチその ものを電圧比較器として用いた場合を上段に、本実施例 で示したようにダイナミックラッチの前段にCMOS電 荷転送増幅回路を接続して構成した電圧比較器の場合を 下段に示している。 ダイナミックラッチのみだと、 オフ セット電圧は約20mVの範囲でばらついている。しか し、CMOS電荷転送増幅回路を装備した比較器におい ては、6mV程度しかばらついていない。これは、3V フルスケールレンジの8ビットA/D変換器の量子化電 圧 (LSB) の11. 7mVの半分程度であり、この電 圧比較器が十分8ビットA/D変換器に適用できること を示している。図6下図においてオフセット電圧の平均 値自体は、-12mV程度シフトしているが、これは、 CMOS電荷転送増幅回路内のN型MOSトランジスタ とP型MOSトランジスタの電流のアンバランスによる CMOS電荷転送増幅回路自身のオフセット電圧で、同 じ設計の回路では、個体間で素子特性が少々ばらついて も同じオフセット電圧シフトとして現れる。このような 全体的なシフトは、A/D変換器応用等では、非直線性 に影響を与えないため問題ない。

【0044】本実施例の電圧比較器を15個用いて、4 ビットのA/D変換器を構成した。微分非直線性の測定 結果を図7に示す。微分非直線性誤差は±4mV以下で ある。図において点線は、3Vフルスケールレンジの8 ビットA/D変換器における許容値±0.5LSB(± 5.86mV)を示している。本実施例の電圧比較器は 8ビット精度を実現していることが分かる。

【0045】図8は4ビットA/D変換器の消費電力を示している。消費電力が変換周波数に比例していることから、全ての回路において定常的な貫通電流が流れてないことが分かる。一個の電圧比較器当たり、変換周波数1MS/s当たり消費する電力は約4.3μWであり、従来の電圧比較器に比べて低消費電力である。

【0046】なお、本実施例においては、ダイナミックラッチ回路として典型的な回路を用いたが、定常電流を流さない回路であれば他のものでも良く、例えば電流制御型のラッチセンスアンプ回路等でも良い。また、本実施例においては、入力サンプリング容量504に、第2段階で入力信号VINが、第3段階で参照信号VREFが印加されているが、用途によっては逆でも良いことは言うまでもない。第1段階で入力サンプリング容量504に印加される信号は、入力信号VINでも参照信号VREFでも良く、あるいは何も印加しなくても良い。

【0047】(実施例4)本発明の電荷転送正帰還増幅 回路は、構造的には、蓄積容量と、蓄積容量の両端子に 各々のソース電極が接続されたN型MOSトランジスタ とP型MOSトランジスタと、N型MOSトランジスタ

のドレイン電極とP型MOSトランジスタのゲート電極とを接続する帰還ループ、あるいは、P型MOSトランジスタのドレイン電極とN型MOSトランジスタのゲート電極とを接続する帰還ループのうち少なくとも1つにとより構成されている。

【0048】本発明の電荷転送正帰還増幅回路は3段階で動作する。すなわち、リセット期間、プリチャージ期間、増幅期間である。

【0049】リセット期間においては、蓄積容量の両端子は、それぞれの端子の電位とそれぞれの端子につながるMOSトランジスタのゲート電極電位との差の絶対値が、それぞれのトランジスタのしきい値の絶対値よりも大きくなるように設定される。

【0050】プリチャージ期間においては、それぞれの MOSトランジスタのドレイン電極をそれぞれ所定の電位にバイアスし、それぞれのMOSトランジスタを通して蓄積容量を充電する。リセット期間においてそれぞれの端子につながるMOSトランジスタのゲート電極電位との差の絶対値がそれぞれのトランジスタのしきい値の絶対値よりも大きくなるように設定された蓄積容量の両 20端子の電位は、それぞれのトランジスタのゲート電極電位に向けて変化し、やがて、それぞれの端子につながるMOSトランジスタのゲート電極電位との差(MOSトランジスタのゲート・ソース間電位)の絶対値がそれぞれのトランジスタのしきい値の絶対値と等しくなったところで、ソースフォロアの原理で蓄積容量の充電は自動的に停止する。

【0051】増幅期間においては、2つのMOSトラン ジスタのドレイン電極の、帰還ループのつながっている ドレイン電極が電気的にフローティングとなる。同時 に、入力電圧の変化が、2つのMOSトランジスタの少 なくとも片方のゲート・ソース間電圧の絶対値の増大の 変化として伝えられ、伝えられたMOSトランジスタが 再びオンして電流が流れ始める。この電流により、該M OSトランジスタのソース電極に接続された蓄積容量の 端子の電位は、該MOSトランジスタのゲート電圧に近 づく。該蓄積容量の容量結合により、該蓄積容量の反対 側の端子電位も同じ方向に変化する。この変化は、該蓄 積容量の反対側の端子に接続されたMOSトランジスタ のゲート・ソース間電位の絶対値を増大させる方向に働 く。同時に、入力信号が伝えられたMOSトランジスタ のドレイン電極に帰還ループが接続されていれば、電気 的にフローティングとなった該ドレイン電極の電位は、 該ドレイン電極に係る容量と蓄積容量との間の電荷転送 によりゲート電位の変化とは逆方向に変化する。この電 位変化は、帰環ループによって、反対側のMOSトラン ジスタのゲート電極に伝えられ、該MOSトランジスタ のゲート・ソース間電位の絶対値が増大する方向に働

【0052】以上の機構により、入力電圧の変化が、少 50 をリセット期間に後続するプリチャージ期間において適

なくとの片方のMOSトランジスタのゲート・ソース間電圧の絶対値の増大の変化として伝えられ、さらに、伝えられたMOSトランジスタとは蓄積容量を挟んで反対側の反対導電型のMOSトランジスタのゲート・ソース間電圧の絶対値の増大の変化として伝えられる。

【0053】さらに、この変化は、同様の原理により、 入力電圧の変化が伝えられたMOSトランジスタのゲート・ソース間電圧を更に増大させる方向に伝えられる。 この正帰還機構により、微小な電圧変化としての入力信 号が、非常に大きな電圧変化として増幅され、電気的に フローティングとなっているドレイン電極に現れるので ある。

【0054】つまり、本発明の回路は、入力端子の微小な電圧変化を検出し、高速に増幅して大きな電位変化として出力に取り出す回路である。

【0055】本発明では、ソースフォロアによる電荷転送機構および正帰還機構により、高速にかつ高増幅率で電圧増幅が可能となる。直流電流を流さないで電圧増幅が可能となり、また、素子特性の揺らぎに対して動作特性が影響を受けにくい特徴を持つ。ダイナミックラッチ回路の前段に配置することによって、実効的にダイナミックラッチ回路のオフセット電圧のばらつきを小さくすることができ、高精度低消費電力の電圧比較器が実現できる。A/Dコンバータに応用すれば、低電力の高精度A/Dコンバータが実現できる。また、メモリ回路のセンスアンプに応用すれば、高速高精度の低消費電力センスアンプが実現できる。

【0056】以下に、図9を参照して本発明の電荷転送 正帰還増幅回路を具体的に説明する。

【0057】図9において、901は容量がCTの蓄積 容量、902は容量C₀の出力容量、903は容量C_{IN} の入力容量(増幅期間において電圧が変化する入力信号 に応じて第1のMOSトランジスタのゲート・ソース間 電圧を変化させる機構)である。出力容量902は、出 力端子の寄生容量や次段の回路の入力容量が等価的に本 回路の出力容量となっている。 904はN型MOSトラ ンジスタ (第1のMOSトランジスタ) で、そのソース 電極は、接続スイッチ905を介して節点906で蓄積 容量901および蓄積容量901のリセット用スイッチ (蓄積容量の端子をリセット期間においてそれぞれ適宜 所定の電位に設定する手段) 907と接続されている。 908はP型MOSトランジスタ(第2のMOSトラン ジスタ)で、そのソース電極は、接続スイッチ909を 介して節点910で蓄積容量901および蓄積容量90 1のリセット用スイッチ(蓄積容量の端子をリセット期 間においてそれぞれ適宜所定の電位に設定する手段) 9 11と接続されている。N型MOSトランジスタ904 のドレイン電極は、出力容量902およびプリチャージ 用スイッチ(第1のMOSトランジスタのドレイン電極

官所定の電位に設定し該プリチャージ期間に後続する増 幅周期において解放する手段) 912と接続されてい る。

【0058】P型MOSトランジスタ908のドレイン 電極は、入力容量903およびプリチャージ用スイッチ (第2のMOSトランジスタのドレイン電極をプリチャ ージ期間において適宜所定の電位に設定し増幅周期にお いて解放する手段) 913と接続されている。さらに、 P型MOSトランジスタ908のゲート電極はN型MO Sトランジスタ904のドレイン電極に接続され(第2 のMOSトランジスタのゲート電極と第1のMOSトラ ンジスタのドレイン電極の間の接続)、N型MOSトラ ンジスタ904のゲート電極はP型MOSトランジスタ 908のドレイン電極に接続され(第1のMOSトラン ジスタのゲート電極と第2のMOSトランジスタのドレ イン電極の間の接続)、二重の正帰還ループが構成され ている。

【0059】回路は3段階で動作する。

【0060】第1段階はリセット期間で、蓄積容量90 1のリセットが行われる。リセットスイッチ907及び 20 911がオンし、節点906が接地され節点910がV pp電源に接続され、蓄積容量901がリセットされる。 このとき、接続スイッチ905および909はオフに制 御され、貫通電流が流れるのを防いでいる。

【0061】第2段階はプリチャージ期間である。リセ ットスイッチ907およびスイッチ911がオフし、接 続スイッチ905および909がオンする。同時に、プ リチャージスイッチ912および913がオンする。こ の時、回路の入力節点には電圧VINが印加されているも のとする。出力容量902が電源電圧の半分の電圧に設 定されたプリチャージ電圧VPRでプリチャージされると 共に、電流がN型MOSトランジスタ904を通して流 れ、また同時に入力容量903に入力電圧V_{IN}とプリチ ャージ電圧VPRの差電圧でプリチャージされると共に、 電流がP型MOSトランジスタ908を通して流れ、蓄 積容量901の充電(プリチャージ)が開始される。や がて、節点906の電位が上昇し、N型MOSトランジ スタ904のゲート・ソース間電位差がしきい値VTHN と等しくなったところで該N型MOSトランジスタ90 4がオフして電流が流れなくなり、また、節点910の 40 電位は減少し、P型MOSトランジスタ908のゲート ・ソース間電位差がしきい値VTHPと等しくなったとこ ろで該P型MOSトランジスタ908がオフして電流が 流れなくなる。これにより蓄積容量901のプリチャー ジが自動的に終了する。

【0062】第3段階は増幅期間である。 プリチャージ スイッチ912および913がオフとなる。このとき、 入力端子の電位が増大したとする。すると、入力容量9 03の容量結合により、P型MOSトランジスタ908 のドレイン電極およびN型MOSトランジスタ904の 50 信号の負の変化を増幅し大きな正の電位変化として出力

ゲート電位が上昇する。N型MOSトランジスタ904 のゲート・ソース間電圧がしきい値VTHNより大きくな るため、N型MOSトランジスタ904が再びオンし電 流が流れはじめる。この時流れる電流は、出力容量90 2に蓄えられていた電荷が転送されるものである。 電荷 転送原理により、節点906の電位は上昇し、出力節点 となるN型MOSトランジスタ904のドレイン電極電 位は減少する。節点906の電位が上昇することによ り、蓄積容量901の容量結合により節点910の電位 が上昇する。同時に、N型MOSトランジスタ904の ドレイン電極電位が減少することにより、N型MOSト ランジスタ904のドレイン電極に接続されているP型 MOSトランジスタ908のゲート電極の電位も減少す る。これら2つの作用の結果、P型MOSトランジスタ 908のゲート・ソース間電位差の絶対値は増大し、P 型MOSトランジスタ908が再びオンする。

【0063】電流が流れて電荷転送原理により、節点9 10の電位が減少すると共にP型MOSトランジスタ9 08のドレイン電位が上昇する。節点910の電位減少 に伴い、蓄積容量901の容量結合により節点906の 電位が減少し、同時にP型MOSトランジスタ908の ドレイン電位の上昇により、N型MOSトランジスタ9 04のゲート電極電位が上昇し、結果としてN型MOS トランジスタ904のゲート・ソース電位差が更に増大 し、電荷転送が一層促進される。

【0064】以上のような正帰還により、出力節点であ るN型MOSトランジスタ904のドレイン電極の電位 は急速に減少しP型MOSトランジスタ908のドレイ ン電極の電位は急速に上昇する。N型MOSトランジス タ904のドレイン電極の電位と節点906との電位差 が無くなり、P型MOSトランジスタ908のドレイン 電極の電位と節点910の電位差が無くなったところで 正帰還による電圧変化が停止する。

【0065】つまり、この回路は、入力端子の微小な正 の電圧変化を検出し、二重の正帰還ループにより高速に 増幅して大きな負の電位変化として出力に取り出す回路

【0066】回路動作から明らかなように、回路に定常 的な直流電流は流れない。低消費電力で電圧増幅が可能 である。

【0067】また、N型MOSトランジスタ904やP 型MOSトランジスタ908のデバイスパラメータ、た とえばしきい値VTHNやVTHPがたとえ変動しても、増幅 作用には影響を与えない。つまり、素子特性のばらつき を補正する機能を持っている。

【0068】本実施例においては、第1MOSトランジ スタとしてN型MOSトランジスタ、第2のMOSトラ ンジスタとしてP型MOSトランジスタを用いたが、反 対であっても良い事は言うまでもない。その場合、入力 する回路となる。

【0069】また、出力容量902は、実際に容量を設けているのではなく、次段の回路の入力容量が等価的に本回路の出力容量となっているが、実際に容量を設けても良い事は言うまでもない。

【0070】さらに、出力はN型MOSトランジスタ904のドレイン電極からとったが、別の場所でも良く、例えばP型MOSトランジスタ908のドレイン電極でもよい。この場合、出力は、入力信号と同相の大きな正の電位変化となる。

【0071】さらにまた、MOSトランジスタのゲート・ソース間電圧を変化させる手法として、入力容量903の容量結合により、P型MOSトランジスタ908のドレイン電極と接続されたN型MOSトランジスタ904のゲート電位を変化させる機構を採ったが、別の機構でも良く、例えば、N型MOSトランジスタ904のドレイン電極と接続されたP型MOSトランジスタ908のゲート電位を変化させる機構でも良い。

【0072】また、蓄積容量901のリセットとして節点906を接地、節点910を電源電圧VDDに接続するように構成したが、必ずしもそうする必要は無く、それぞれのMOSトランジスタのゲート・ソース間電位の絶対値が、それぞれのしきい値の絶対値より大きくなるように適当な電圧を印加しても良い。

【0073】また、プリチャージ電源として、電源電圧 の半分の電圧の電源を用いたが他の電圧でも良いことは 言うまでもない。

【0074】なお、本実施例では、N型MOSトランジスタ904のソース電極と蓄積容量901の端子906の間及びP型MOSトランジスタ908のソース電極と蓄積容量901の端子910の間に接続スイッチ905および909を挿入してあるが、これは、リセット期間に貫通電流が流れるのを防ぐためであり、MOSトランジスタのソース側、ドレイン側のどちら側に挿入しても良く、貫通電流による電力消費の増大が無視できれば無くても良い。

【0075】(実施例5)図10は、本発明の第5の実施例を示す回路の構成図である。図において、1001は容量がCTの蓄積容量、1002は容量Coの出力容量である。出力容量1002は、出力端子の寄生容量や次段の回路の入力容量が等価的に本回路の出力容量となっている。1003はN型MOSトランジスタ(第1のMOSトランジスタ)で、そのソース電極は、接続スイッチ1004を介して節点1005で蓄積容量1001および蓄積容量1001のリセット用スイッチ(蓄積容量の端子をリセット期間においてそれぞれ適宜所定の電位に設定する手段)1006と接続されている。1007はP型MOSトランジスタ(第2のMOSトランジスタ)で、そのソース電極は、節点1008で蓄積容量1001および蓄積容量1001のリセット用スイッチ50

(蓄積容量の端子をリセット期間においてそれぞれ適宜 所定の電位に設定する手段) 1009と接続されてい る。P型MOSトランジスタ1007のドレイン電極 は、接続スイッチ1010を介して電源電圧の半分の電 圧に設定されたプリチャージ電圧VPRに接続されてい る。

18

【0076】N型トランジスタ1003のドレイン電極は、出力容量1002およびプリチャージ用スイッチ(第1のMOSトランジスタのドレイン電極をリセット 10 期間に後続するプリチャージ期間において適宜所定の電位に設定し該プリチャージ期間に後続する増幅周期において解放する手段)1011と接続されている。P型MOSトランジスタ1003のドレイン電極に接続され(第2のMOSトランジスタのゲート電極と第1のMOSトランジスタのドレイン電極の間の接続)、正帰還ループが構成されている。N型トランジスタ1003のゲート電極は入力端子となっている(増幅期間において電圧が変化する入力信号に応じて第1のMOSトランジスタのゲークのト・ソース間電圧を変化させる機構)。

【0077】回路は以下に示すの3段階で動作する。

【0078】第1段階はリセット期間で、蓄積容量1001のリセットが行われる。リセットスイッチ1006及び1009がオンし、節点1005が接地され節点1008がVDD電源に接続され、蓄積容量1001がリセットされる。このとき、接続スイッチ1004および1010はオフに制御され、貫通電流が流れるのを防いでいる。

【0079】第2段階はプリチャージ期間である。リセ ットスイッチ1006およびスイッチ1009がオフ し、接続スイッチ1004および1010がオンする。 同時に、プリチャージスイッチ1011がオンする。こ の時、回路の入力節点には電圧VINが印加されているも のとする。出力容量1002が電源電圧の半分の電圧に 設定されたプリチャージ電圧VpRでプリチャージされる と共に、電流がN型トランジスタ1003を通して流 れ、また同時に電流がP型MOSトランジスタ1007 を通して流れ、蓄積容量1001の充電(プリチャー ジ)が開始される。やがて、節点1005の電位が上昇 し、N型MOSトランジスタ1003のゲート・ソース 間電位差がしきい値VTHNと等しくなったところでN型 MOSトランジスタ1003がオフして電流が流れなく なり、また、節点1008の電位は減少し、P型MOS トランジスタ1007のゲート・ソース間電位差がしき い値VTHPと等しくなったところでP型 MOSトランジ スタ1007がオフして電流が流れなくなる。これによ り蓄積容量1001のプリチャージが自動的に終了す る。

【0080】第3段階は増幅期間である。プリチャージ 50 スイッチ1011がオフとなる。このとき、入力端子で あるN型MOSトランジスタ1003のゲート電位が増大したとする。N型MOSトランジスタ1003のゲート・ソース間電圧がしきい値VTHNより大きくなるため、N型MOSトランジスタ1003が再びオンし電流が流れはじめる。この時流れる電流は、出力容量1002に蓄えられていた電荷が転送されるものである。

【0081】電荷転送原理により、節点1005の電位は上昇し、出力節点となるN型MOSトランジスタ1003のドレイン電圧は減少する。節点1005の電位が上昇することにより、蓄積容量1001の容量結合により節点1008の電位が上昇する。同時に、N型MOSトランジスタ1003のドレイン電極に接続されているP型MOSトランジスタ1007のゲート電極の電位も減少する。その結果、P型MOSトランジスタ1007のゲート・ソース間電位差の絶対値は増大し、P型MOSトランジスタ1007が再びオンする。

【0082】電流が流れて節点1008の電荷が放電され節点1008の電位が減少する。節点1008の電位 20 の減少により、蓄積容量1001の容量結合で節点1005の電位も減少し、結果としてN型MOSトランジスタのゲート・ソース電位差を更に増大させ、電荷転送が一層促進される。以上のような正帰還により、出力節点であるN型MOSトランジスタ1003のドレイン電極の電位は急速に減少する。N型MOSトランジスタ1003のドレイン電極の電位と節点1005との電位差が無くなったところで正帰還による電圧変化が停止する。

【0083】つまり、この回路は、入力端子の微小な正の電圧変化を検出し、一重の正帰還ループにより高速に増幅して大きな負の電位変化として出力に取り出す回路である。

【0084】回路動作から明らかなように、回路に定常的な直流電流は流れない。低消費電力で電圧増幅が可能である。

【0085】また、N型MOSトランジスタ1003や P型MOSトランジスタ1007のデバイスパラメー タ、たとえばしきい値VTHNやVTHPがたとえ変動して も、増幅作用には影響を与えない。つまり、素子特性の ばらつきを補正する機能を持っている。

【0086】本実施例においては、第1のMOSトランジスタとしてN型MOSトランジスタ、第2のMOSトランジスタとしてP型MOSトランジスタを用いたが、反対であっても良い事は言うまでもない。その場合、入力信号の負の変化を増幅し大きな正の電位変化として出力する回路となる。また、出力容量1002は、実際に容量を設けているのではなく、次段の回路の入力容量が等価的に本回路の出力容量となっているが、実際に容量を設けても良い事は言うまでもない。さらに、MOSトランジスタのゲート・ソース間電圧を変化させる手法と

して、N型MOSトランジスタ1003のゲート電位を 直接変化させる機構を採ったが、別の機構でも良く、例 えば、N型MOSトランジスタ1003のドレイン電極 と接続されたP型MOSトランジスタ1007のゲート 電位を容量を介して変化させる機構でも良い。 蓄積容量 1001のリセットとして節点1005を接地、節点1 008を電源電圧Vppに接続するように構成したが、必 ずしもそうする必要は無く、それぞれのMOSトランジ スタのゲート・ソース間電位の絶対値が、それぞれのし きい値の絶対値より大きくなるように適当な電圧を印加 しても良い。また、プリチャージ電源として、電源電圧 の半分の電圧の電源を用いたが他の電圧でも良いことは 言うまでもない。N型MOSトランジスタ1003のソ ース電極と蓄積容量1001の端子1005の間及びP 型MOSトランジスタ1007のドレイン電極とプリチ ャージ電源VPRの間に接続スイッチ1004および10 10を挿入してあるが、これは、リセット期間に貫通電 流が流れるのを防ぐためであり、MOSトランジスタの ソース側、ドレイン側のどちら側に挿入しても良く、貫 通電流による電力消費の増大が無視できれば無くても良

【0087】(実施例6)図11は、本発明の第6の実施例を示す回路の構成図である。第1のMOSトランジスタとしてP型MOSトランジスタ1101、第2のMOSトランジスタとしてN型MOSトランジスタ1102を用いた2重帰還ループを持つ第1の回路1103と、第1のMOSトランジスタとしてP型MOSトランジスタ1105を用いた2重帰還ループを持つ第2の回路1106が、第1の回路1103のP型MOSトランジスタ1101のドレイン電極と、第2の回路1106のN型MOSトランジスタ1101のドレイン電極と、第2の回路1106のN型MOSトランジスタ1104のドレイン電極が節点1107において接続され、出力端子となっている。

【0088】第1の回路1103および第2の回路1106の詳細な動作は、実施例4と同様なので省略する。 増幅期間における入力の正の電位変化に対しては、第2の回路1106が動作し、出力となるN型MOSトランジスタ1104のドレイン電極の電位を大きく負の方向 に変化させようとする。このとき第1の回路1103は、正の入力信号変化に対して不応となり出力端子となるP型MOSトランジスタ1101のドレイン電極は、ほぼ電気的にフローティングとなる。したがって、共通の出力端子1107は、第2の回路に引っ張られ、大きな負の出力変化を生ずる。

【0089】逆に、増幅期間における入力の負の電位変化に対しては、第1の回路1103が動作し、出力となるP型MOSトランジスタ1101のドレイン電極の電位を大きく正の方向に変化させようとする。このとき第2の回路1106は、負の入力信号変化に対して不応と

なり出力端子となるN型MOSトランジスタ1104の ドレイン電極は、ほぼ電気的にフローティングとなる。 したがって、共通の出力端子1107は、第1の回路に 引っ張られ、大きな正の出力変化を生ずる。

【0090】つまり、本実施例の回路は、増幅期間にお ける入力信号の正及び負の電位変化を増幅し、大きな振 幅の反転信号を出力する回路である。

【0091】回路動作から明らかなように、回路に定常 的な直流電流は流れない。低消費電力で電圧増幅が可能 である。

【0092】また、第1の回路1103および第2の回 路1106内の各MOSトランジスタのデバイスパラメ ータ、たとえばしきい値がたとえ変動しても、増幅作用 には影響を与えない。つまり、素子特性のばらつきを補 正する機能を持っている。

【0093】図12は、本実施例の回路の動作波形を示 している。上図の1201は入力の電位変化、下図の1 202は出力節点の電位変化を示している。1回目の増 幅期間の時、入力の電位を2.5Vから+5mV変化さ せている。これにより、第2の回路1106のN型MO Sトランジスタ1104が活性化され、電荷転送が始ま り、出力節点1107の電位が減少する。この変化は、 P型MOSトランジスタ1105に伝達され、帰還ルー プによって大きく増幅される。やがて、出力節点110 7の電位が1202で示されるように大きく約-650 mV変化して、N型MOSトランジスタのソース・ドレ イン間電位差が無くなったところで飽和している。2回 目の増幅期間には、入力節点の電位を2.5Vから-5 mV変化させている。これにより、出力節点の電位12 02は、大きく約+720mV変化して飽和している。 増幅率としては、100以上となっている。

【0094】図13は、本実施例のCMOS電荷転送正 帰還増幅回路の動作に対する、デバイス特性のゆらぎの 影響を調べた結果である。第2の回路1106のN型M OSトランジスタ1104のしきい値VTHNが±100 mV変動したときの回路の入力オフセット電圧の変動を 1301に、第2の回路1106のP型MOSトランジ スタ1105のしきい値VTHPが±100mV変動した ときの回路の入力オフセット電圧の変動を1302に 示してある。ここで、入力オフセット電圧とは、増幅期 間において、出力電位変化をゼロに留める為に入力節点 に与えなければならない電位変化であり、理想的にはゼ ロである。しかし、回路内の素子特性のアンバランス等 により有限の入力オフセット電圧が存在し、素子特性ば らつきを補正する機構を持たない回路は、回路内の素子 特性のばらつきにより入力オフセット電圧も揺らいでし まう。図13を見ると、±100mVのしきい値変動に 対し、入力オフセット電圧は高々±1mV以下しか変化 してない。本発明のCMOS電荷転送正帰還増幅回路

がわかる。

【0095】本実施例においては、第1の回路1103 および第2の回路1106として、実施例4で示した様 な2重帰還ループを持った回路を使用したが、別の回路 でも良く、例えば、実施例5で示したような1重の帰還 ループを持つ回路でも良い。また、出力容量は、実際に 容量を設けているのではなく、次段の回路の入力容量が 等価的に本回路の出力容量となっているが、実際に容量 を設けても良い事は言うまでもない。 さらに、MOSト ランジスタのゲート・ソース間電圧を変化させる手法と して、第1の回路1103のP型MOSトランジスタ1 101のゲート電位を容量を介して変化させ、第2の回 路1106のN型MOSトランジスタ1104のゲート 電位を容量を介して変化させる機構を採ったが、別の機 構でも良く、例えば、出力端子1107に容量を介して 入力信号を印加し、第1の回路1103のN型MOSト ランジスタ1102のゲート電位を変化させ、第2の回 路1106のP型MOSトランジスタ1105のゲート 電位を変化させる機構でも良い。同様に、回路の入力端 20 子と出力端子を入れ替えても良い。さらに、第1の回路 1103のN型MOSトランジスタ1102のドレイン 電極と、第2の回路1106のP型MOSトランジスタ 1105のドレイン電極を接続して共通の端子としても 良い。

【0096】本実施例では、第1の回路1103のP型 MOSトランジスタ1101のドレイン電極と、第2の 回路1106のN型MOSトランジスタ1104のドレ イン電極が節点1107において直接接続され、共通の 出力端子とする構成を採っているが、別の出力構成でも 良く、例えば、第1の回路1103のP型MOSトラン ジスタ1101のドレイン電極と節点1107間、及び 第2の回路1106のN型MOSトランジスタ1104 のドレイン電極と節点1107間にそれぞれ結合容量を 配し、容量的に接続された出力端子としても良い。

【0097】(実施例7)図14は、本発明の第7の実 施例を示す回路の構成図である。この回路は、電荷転送 正帰還増幅回路の出力にダイナミックラッチ回路を接続 し、かつ入力部には入力サンプリング回路を接続して構 成した電圧比較器である。

【0098】図において、1401は、第1のMOSト 40 ランジスタとしてP型MOSトランジスタ、第2のMO SトランジスタとしてN型MOSトランジスタを用いた 2重帰還ループを持つ第1の回路と、第1のMOSトラ ンジスタとしてN型MOSトランジスタ、第2のMOS トランジスタとしてP型MOSトランジスタを用いた2 重帰還ループを持つ第2の回路が、第1の回路のN型M OSトランジスタのドレイン電極と、第2の回路のP型 MOSトランジスタのドレイン電極が接続されて入力端 子となり、第1の回路のP型MOSトランジスタのドレ が、素子特性のゆらぎを補正する機能を持っていること 50 イン電極と、第2の回路のN型MOSトランジスタのド

レイン電極が接続されて出力端子となっている電荷転送 正帰還増幅回路である。1402は第1の入力切り替え スイッチ、1403は第2の入力切り替えスイッチ、1 404は入力サンプリング容量、1405はプリチャー ジスイッチである。1406は電荷転送正帰還増幅回路 1401の入力端子である。1407はダイナミックラ ッチ回路である。ダイナミックラッチ回路1407の内 部では、1408は第1のN型MOSトランジスタ、1 409は第1のP型MOSトランジスタ、1410は第 2のN型MOSトランジスタ、1411は第2のP型M OSトランジスタであり、1412は第1のラッチ制御 スイッチ、1413は第2のラッチ制御スイッチであ る。1414は、電荷転送正帰還増幅回路1401の出 力とダイナミックラッチ1407の入力の接続・切り放 しを制御するスイッチである。1415は、ダイナミッ クラッチ1407の他方の入力端子と参照電圧として用 いるVPRとの接続・切り放しを制御するスイッチであ

【0099】ダイナミックラッチ1407も、電荷転送 正帰還増幅回路1401と同じく3期間で一周期の動作 のため、それらを組み合わせた本実施例の比較器も3期 間で動作する。

【0100】第1期間では、電荷転送正帰還増幅回路1401はリセット動作、ダイナミックラッチ1407はラッチ動作を行う。すなわち、ダイナミックラッチ1407においては、スイッチ1414および1415がオフとなり、ダイナミックラッチ回路内のラッチ制御スイッチ1412および1413がオンとなり、前の周期で入力されていた信号を増幅し、出力が接地電位か電源電位に変位して安定化する。

【0101】第2期間では、電荷転送正帰還増幅回路1 401はプリチャージ動作、ダイナミックラッチ140 7はリセット動作を行う。このとき、入力切り替えスイ ッチ1402はオン、1403はオフ、プリチャージス イッチ1405はオンである。したがって、入力サンプ リング容量1404の両端には、比較器の入力信号VIN とプリチャージ電圧VPRが印加される。電荷転送正帰還 増幅回路1401の入力端子1406、つまり、電荷転 送正帰還増幅回路内の第1の回路のP型MOSトランジ スタと第2の回路のN型MOSトランジスタのゲート電 極にもプリチャージ電圧VpRが印加され、電荷転送正帰 還増幅回路のプリチャージが行われる。 一方、スイッチ 1414および1415はオン、ダイナミックラッチ1 407内のラッチ制御スイッチ1412および1413 はオフとなり、ダイナミックラッチの両入力端子がプリ チャージ電圧VPRでリセットされる。

【0102】第3期間では、電荷転送正帰還増幅回路1401は増幅動作、ダイナミックラッチ1407は入力転送動作を行う。まず、プリチャージスイッチ1405

がオフになり、電荷転送正帰還増幅回路1401の入力 端子1406がフローティング状態になる。入力切り替 えスイッチ1402がオフ、1403がオンとなり、入 カサンプリング容量1404には参照電圧VREFが印加 されることになる。このとき、この参照信号VRFFと第 2期間で印加されていた入力信号 VINとの電位差が、入 カサンプリング容量1404と、電荷転送正帰還増幅回 路の入力容量で容量分割され、入力端子1406に電位 変化として現れる。入力サンプリング容量1404の容 量を電荷転送正帰還増幅回路の入力容量に比べて十分大 きくとると、入力端子1406には、参照信号VRFFと 入力信号VINとの電位差にほぼ等しい電位変化が生じ る。この入力端子の電位変化により電荷転送正帰環増幅 回路1401内で電圧増幅が行われ、その出力がスイッ チ1414を通してダイナミックラッチ1407の一方 の入力端子に転送される。他方の入力端子には、スイッ チ1415を通してプリチャージ電圧が印加され続けて いるので、ダイナミックラッチ1407の2つの入力端 子間に電位差が生じることになる。この電位差は、次の 周期の第1期間で、ダイナミックラッチのラッチ動作を 通して増幅され、入力信号VINと参照信号VRFFのどち らが大きかったかが出力される。

【0103】以上の3期間で構成される周期を繰り返すことにより、周期的に連続して電圧比較が行われる。

【0104】これまでの実施例で示したように、電荷転送正帰還増幅回路は、素子特性ゆらぎの影響を受けずに電圧増幅が可能である。したがって、ダイナミックラッチに入力オフセット電圧があり、かつそれが回路間でばらついていたとしても、電荷転送正帰還増幅回路を前段に接続した本実施例の電圧比較器は、実質的に入力オフセット電圧のばらつきを小さくできるため、高い比較精度が得られる。高分解能A/D変換器に応用可能である。

【0105】また、電荷転送正帰還増幅回路1401およびダイナミックラッチ1407は、共に定常的な貫通電流を流さないため、本実施例の電圧比較器は消費電力が極めて小さいという特徴を持っている。

【0106】なお、本実施例においては、電荷転送正帰還増幅回路として、第1のMOSトランジスタとしてP 型MOSトランジスタ、第2のMOSトランジスタとしてN型MOSトランジスタを用いた2重帰還ループを持つ第1の回路と、第1のMOSトランジスタとしてN型MOSトランジスタ、第2のMOSトランジスタとしてP型MOSトランジスタを用いた2重帰還ループを持つ第2の回路が、第1の回路のN型MOSトランジスタのドレイン電極と、第2の回路のP型MOSトランジスタのドレイン電極が接続されて入力端子となり、第1の回路のP型MOSトランジスタのドレイン電極と、第2の回路のN型MOSトランジスタのドレイン電極が接続されて入力端子となっている電荷転送正帰還増幅回路を用

いたが、他の電荷転送正帰還増幅回路でもよく、例え ば、第1のMOSトランジスタとしてP型MOSトラン 最終的にデジタル信号が出力される。 ジスタ、第2のMOSトランジスタとしてN型MOSト ランジスタを用いた1重帰還ループを持つ第1の回路 と、第1のMOSトランジスタとしてN型MOSトラン

ジスタ、第2のMOSトランジスタとしてP型MOSト ランジスタを用いた1重帰還ループを持つ第2の回路 が、第1の回路のP型MOSトランジスタのドレイン電 極と、第2の回路のN型MOSトランジスタのドレイン 電極が接続され、出力端子となっている電荷転送正帰還 増幅回路を用いてもよく、または実施例3で示した電荷 転送正帰還増幅回路等でも良いことは言うまでもない。

【0107】また、ラッチ回路として定常電流を流さな い典型的なダイナミックラッチ回路を用いたが、他のも のでも良く、例えば電流制御型のラッチセンスアンプ回 路やインバータたすき掛け形式の典型的なラッチ回路等 でも良い。また、本実施例においては、入力サンプリン グ容量1404に、第2期間で入力信号V_{IN}が、第3期 間で参照信号VREFが印加されているが、用途によって は逆でも良いことは言うまでもない。第1期間で入力サ ンプリング容量1404に印加される信号は、入力信号 VINでも参照信号VREFでも良く、あるいは何も印加し なくても良い。

【0108】 (実施例8) 図15は、本発明の第8の実 施例を示す回路の構成図である。この回路は、複数のメ モリ素子が接続されたビットラインを入力とする電荷転 送正帰還増幅回路を用いて、選択されたメモリ素子のデ ータによるビットラインの微小な電位変化を増幅して出 力するセンスアンプ回路を構成したものである。

【0109】図において、1501は、第1のMOSト ランジスタとしてP型MOSトランジスタ、第2のMO SトランジスタとしてN型MOSトランジスタを用いた 1重帰還ループを持つ第1の回路と、第1のMOSトラ ンジスタとしてN型MOSトランジスタ、第2のMOS トランジスタとしてP型MOSトランジスタを用いた1 重帰還ループを持つ第2の回路が、第1の回路のP型M OSトランジスタのドレイン電極と、第2の回路のN型 MOSトランジスタのドレイン電極が接続されて出力端 子となっている電荷転送正帰還増幅回路である。 第1の 回路のP型MOSトランジスタのゲート電極と第2の回 路のN型MOSトランジスタのゲート電極は接続され、 入力端子となっている。1502はダイナミックメモリ のメモリセルであり、MOSトランジスタスイッチ15 03と蓄積容量1504から構成されている。MOSト ランジスタスイッチ1503のゲート電極は、ワードラ イン1505に接続されている。複数のメモリセルがつ ながる1506は、ビットラインであり、電荷転送正帰 **還増幅回路1501の入力端子と接続されている。ビッ** トラインは、プリチャージスイッチ1507を介して適 宜プリチャージされる機構を有している。電荷転送正帰 還増幅回路の出力は、ラッチ回路1508に接続され、

【0110】電荷転送正帰還増幅回路1501の詳細な 動作は、これまでの実施例と同様なので省略する。

【0111】電荷転送正帰還増幅回路1501のプリチ ャージ期間にあわせて、ビットライン1506のプリチ ャージスイッチ1507もオンし、ビットライン150 6を電源電圧の半分に設定されたプリチャージ電圧VPR でプリチャージする。

【0112】次に、電荷転送正帰還増幅回路が増幅期間 に移行するタイミングに合わせて、プリチャージスイッ チ1507がオフすると共に、ビットライン1506に 接続された複数のメモリセルのどれか一つのセルにつな がるワードラインが活性化され、セル内のMOSトラン ジスタスイッチがオンし、蓄積容量とビットライン15 06を接続する。 蓄積容量に予め電荷が蓄積されてない 場合(0が書き込まれていた場合)、MOSトランジス タスイッチのオンにより電荷がビットライン1506か ら流れ込む。ビットライン1506に付随する非常に大 きな寄生容量と、蓄積容量の間で電荷分配が行われビッ トライン1506の電位が僅かに減少する。この電位変 化が電荷転送正帰還増幅回路1501に入力され、正帰 還により反転増幅され、非常に大きな正の信号変化とし て出力され、電荷転送正帰還増幅回路の後段に接続され るラッチ回路1508によりデジタル信号として1がラ ッチされ、選択されたメモリセルの内容が反転信号とし て読み出されたことになる。

【0113】逆に、蓄積容量が予め電源電圧で充電され 電荷が蓄積されている場合(1が書き込まれていた場 合)、MOSトランジスタスイッチのオンにより電荷が 蓄積容量からビットライン1506へ流れ込む。ビット ライン1506に付随する非常に大きな寄生容量と、蓄 積容量の間で電荷分配が行われビットライン1506の 電位が僅かに増加する。この電位変化が電荷転送正帰還 増幅回路1501に入力され、正帰還により反転増幅さ れ、非常に大きな負の信号変化として出力され、電荷転 送正帰還増幅回路の後段に接続されるラッチ回路150 8によりデジタル信号として0がラッチされ、選択され たメモリセルの内容が反転信号として読み出されたこと *40* になる。

【0114】本実施例に示されるように、電荷転送正帰 還増幅回路をセンスアンプとして用いることにより、ビ ットラインの微小な電位変化を高速にかつ高精度で非常 に大きな電圧に増幅することができ、かつ消費電力を小 さく抑えることができる。

【0115】なお、本実施例においては、電荷転送正帰 還増幅回路として、第1のMOSトランジスタとしてP 型MOSトランジスタ、第2のMOSトランジスタとし てN型MOSトランジスタを用いた1重帰還ループを持 50 つ第1の回路と、第1のMOSトランジスタとしてN型

MOSトランジスタ、第2のMOSトランジスタとして P型MOSトランジスタを用いた1重帰還ループを持つ 第2の回路が、第1の回路のP型MOSトランジスタの ドレイン電極と、第2の回路のN型MOSトランジスタ のドレイン電極が接続されて出力端子となっている電荷 転送正帰還増幅回路を用いたが、他の電荷転送正帰還増 幅回路でもよく、例えば、実施例6や実施例7で示した 電荷転送正帰還増幅回路でも良いことは言うまでもない。

【0116】また、電荷転送正帰還増幅回路およびビットラインのプリチャージ電源として、電源電圧の半分の電圧の電源を用いたが他の電圧でも良いことは言うまでもない。メモリセルとして、蓄積容量とスイッチMOSトランジスタからなるダイナミックメモリセルを例に挙げたが、他の構造のメモリセルでも良く例えばスタティックメモリセルや不揮発性メモリセルでも良いことは言うまでもない。

【0117】(実施例9)図16は、本発明の第9の実施例を示す回路の構成図である。この回路は、電荷転送正帰還増幅回路を対称構造にして精度を向上し、ダイナミックラッチ回路を接続し、かつ入力部には入力サンプリング回路を接続して構成した電圧比較器である。

【0118】実施例7(図14)で示した電荷転送正帰還増幅回路は、実施例4(図9)で示した単極性(入力電圧変化の極性が正か負かどちらか一方に限られるもの)電荷転送正帰還増幅回路を左右ひっくり返して組み合わせた回路と見なすことができる。つまり1つ目の単極性電荷転送増幅回路の入力と出力を、それぞれ2つ目の単極性電荷転送増幅回路の出力と入力に接続した回路である。そして、2つの単極性電荷転送増幅回路を接続した2つの節点の内、片方を入力、他方を出力と見なして、入力側には入力サンプリング回路、出力側にはダイナミックラッチ回路を接続したものである。本来、同じ単極性電荷転送増幅回路の入出力をひっくり返して接続した2つの節点は等価であるので、どちらを入力に、あるいは出力にしても構わない。言い換えれば、入出力を区別する必要はない。

【0119】本実施例では、双方の節点を、入出力共通の節点として<u>差動型</u>の電荷転送増幅回路を構成したものである。

【0120】図16において、1601及び1602は 単極性電荷転送増幅回路であり、差動節点1603および1604に対して相補的に結合している。本実施例で は、単極性電荷転送増幅回路において、実施例4や実施 例7と異なり、貫通電流を防ぐための接続スイッチがM OSトランジスタのドレイン側に設けられている。16 05は、実施例7でも用いたダイナミックラッチ回路で ある。1606、1607は、それぞれ差動接点160 3、1604をプリチャージ電源VPRと接続するプリチャージスイッチである。1608および1609は、第 1の入力サンプリング容量1610を介して入力信号VIN⁺や基準信号VREF⁺を差動接点1603に伝達するための入力切り替えスイッチである。1611および1612は、第2の入力サンプリング容量1613を介して反転入力信号VIN⁻や反転基準信号VREF⁻を差動接点1604に伝達するための入力切り替えスイッチである。入力切り替えスイッチ1611は同1608と同相で動作し、同1612は同1609と同相で動作する。その他の回路構成、および動作の詳細は実施例7と同様なので省略する。

【0121】本実施例においては、2つの差動接点1603、1604に対して回路構成が完全に対称である。したがって、実施例6で主じていたオフセット電圧の全体的なシフト(図13の1302で示されるMOSトランジスタのしきい値変動による電荷転送正帰還増幅回路のオフセット電圧の変動のグラフで、MOSトランジスタのしきい値変動がゼロの時のオフセット電圧約0.95mV。これは、P型MOSトランジスタとN型MOSトランジスタの電流ー電圧特性が完全には対称でなく、その影響が、電荷転送正帰還増幅回路の対称構造となっていない入出力節点に異なる影響を与えるために発生する)を防止することができ、電荷転送正帰還増幅回路の精度を向上することが可能となっている。

【0122】なお、本実施例においては、単極性電荷転送増幅回路において、貫通電流を防ぐための接続スイッチがMOSトランジスタのドレイン側に設けられているが、実施例4や実施例7と同様にMOSトランジスタのソース側に設けても良いことは言うまでもない。また、ラッチ回路として定常電流を流さない典型的なダイナミックラッチ回路を用いたが、他のものでも良く、例えば電流制御型のラッチセンスアンプ回路やインバータたすき掛け形式の典型的なラッチ回路等でも良い。

[0123]

40

【発明の効果】本発明では、直流電流を流さないで電荷 転送原理により電圧増幅が可能となる。また、素子特性 の揺らぎに対して動作特性が影響を受けにくい特徴を持 つ。ダイナミックラッチ回路の前段に配置することによ って、実効的にダイナミックラッチ回路のオフセット電 圧のばらつきを小さくすることができ、高精度の低消費 電力比較器が実現できる。A/Dコンバータに応用すれ ば、低電力の高精度A/Dコンバータが実現できる。

【0124】本発明では、ソースフォロアによる電荷転送機構および正帰還機構により、高速にかつ高増幅率で電圧増幅が可能となる。直流電流を流さないで電圧増幅が可能となり、また、素子特性の揺らぎに対して動作特性が影響を受けにくい特徴を持つ。

05は、実施例7でも用いたダイナミックラッチ回路で 【0125】本発明の電荷転送正帰還増幅回路をダイナ ある。1606、1607は、それぞれ差動接点160 ミックラッチ回路の前段に配置することによって、実効 3、1604をプリチャージ電源VpRと接続するプリチ 的にダイナミックラッチ回路のオフセット電圧のばらつ ャージスイッチである。1608および1609は、第 50 きを小さくすることができ、高精度低消費電力の電圧比

較器が実現できる。

【0126】また、A/Dコンバータに応用すれば、低電力の高精度A/Dコンバータが実現できる。さらに、メモリ回路のセンスアンプに応用すれば、高速高精度の低消費電力センスアンプが実現できる。

【図面の簡単な説明】

- 【図1】実施例1の電荷電送増幅回路を示す構成図である。
- 【図2】実施例2の電荷電送増幅回路を示す構成図である。
- 【図3】実施例2の電荷電送増幅回路の動作波形を示す グラフである。
- 【図4】実施例2のCMOS電荷転送増幅回路のしきい 値変動に対する入力オフセット電圧の関係を示すグラフ である。
- 【図5】実施例3を示す電圧比較器のを示す回路構成図である。
- 【図6】電圧比較器のオフセット電圧のばらつき頻度を 示すグラフである。
- 【図7】4ビットのA/D変換器の微分非直線性の測定 *20* 結果を示すグラフである。
- 【図8】4ビットA/D変換器の消費電力と変換周波数の関係を示すグラフである。
- 【図9】実施例4の電荷転送正帰還増幅回路を示す回路 構成図である。
- 【図10】実施例5の電荷転送正帰還増幅回路を示す回 路構成図である。
- 【図11】実施例6の電荷転送正帰還増幅回路を示す回 路構成図である。
- 【図12】実施例6の電荷転送正帰還増幅回路の動作波 30 形を示すグラフである。
- 【図13】実施例6の電荷転送正帰還増幅回路の動作に 対するデバイス特性のゆらぎの影響を示すグラフであ る。
- 【図14】本発明の電圧比較器を示す回路構成図である。
- 【図15】本発明のセンスアンプを示す回路構成図である。
- 【図16】実施例9の電荷転送正帰還振幅回路を示す回 路構成図である。
- 【図17】従来のダイナミックラッチ電圧比較器を示す 回路である。

【符号の説明】

- 101 蓄積容量(第1の容量)、
- 102 出力容量(第2の容量)、
- 103 N型MOSトランジスタ、
- 104 節点、
- 105 蓄積容量のリセット用スイッチ、
- 106 出力節点、
- 107 プリチャージ用スイッチ、

- 108 入力節点、
- 201、202 蓄積容量(第1の容量)、
- 203 出力容量(第2の容量)、
- 204 N型MOSトランジスタ、
- 205 スイッチ、
- 206 節点、
- 207 リセット用スイッチ、
- 208 P型MOSトランジスタ、
- 209 スイッチ、
- 10 210 節点、
 - 211 リセット用スイッチ、
 - 212 出力節点、
 - 213 プリチャージ用スイッチ、
 - 214 入力節点、
 - 301 入力節点、
 - 302 出力節点、
 - 303 N型MOSトランジスタを流れる電流変化、
 - 304 P型MOSトランジスタを流れる電流変化、
 - 501 CMOS電荷転送増幅回路、
- Ø 502 第1の入力切り替えスイッチ、
 - 503 第2の入力切り替えスイッチ、
 - 504 入力サンプリング容量、
 - 505 プリチャージスイッチ、
 - 506 CMOS電荷転送増幅回路、
 - 507 ダイナミックラッチ回路、
 - 508 第1のN型MOSトランジスタ、
 - 509 第1のP型MOSトランジスタ、510 第2のN型MOSトランジスタ、
 - 511 第2のP型MOSトランジスタ、
- 512 第1のラッチ制御スイッチ、
 - 513 第2のラッチ制御スイッチ、
 - 514 制御するスイッチ、
 - 515 制御するスイッチ、
 - 901 蓄積容量、
 - 902 出力容量、
 - 903 入力容量、
 - 904 N型MOSトランジスタ、
 - 905、909 接続スイッチ、
 - 906、910 節点、
- 40 907、911 リセット用スイッチ、
 - 908 P型MOSトランジスタ、
 - 912、913 プリチャージ用スイッチ、
 - 1001 蓄積容量、
 - 1002 出力容量、
 - 1003 N型MOSトランジスタ、
 - 1004、1010 接続スイッチ、
 - 1005、1008 節点、
 - 1006、1009 リセット用スイッチ、
 - 1007 P型MOSトランジスタ、
- 50 1011 プリチャージ用スイッチ、

P型MOSトランジスタ、

1102 N型MOSトランジスタ、

1103 第1の回路、

1104 N型MOSトランジスタ、

1105 P型MOSトランジスタ、

1106 第2の回路306、

1107 節点、

1201 入力の電位変化、

1202 出力節点の電位変化、

1301、1302 入力オフセット電圧の変動、

1401 電荷転送正帰還増幅回路、

1402、1403 入力切り替えスイッチ、

1404 入力サンプリング容量、

1405 プリチャージスイッチ、

1406 入力端子、

1407 ダイナミックラッチ回路、

1408、1410 N型MOSトランジスタ、

1409、1411 第1のP型MOSトランジスタ、

1412、1413 ラッチ制御スイッチ、

1414、1415 スイッチ、

1501 電荷転送正帰還增幅回路、

1502 ダイナミックメモリのメモリセル、

1503 スイッチ、

1504 蓄積容量、

1505 ワードライン、

1506 ビットライン、

1507 プリチャージスイッチ、

10 1508 ラッチ回路、

1601、1602 電荷転送正帰振幅回路、

1603、1604 作動接点、

1605 ダイナミックラッチ回路、

1606、1607 プリチャージスイッチ、

1608、1609、1611、1612 入力切替ス イッチ、

【図4】


1610 第1の入力サンプリング容量、


1613 第2の入力サンプリング容量。

[図1]


【図2】


1010






【図3】







	段階 1	段階 2	段階8
電荷転送增幅回路	リセット	プリチャージ	增幅
ダイナミックラッチ	ラッチ	リセット	入力転送




【図11】









[図14]




【図15】



【図16】



【図17】



フロントページの続き

(72) 発明者 大見 忠弘

宮城県仙台市青葉区米ヶ袋2の1の17の 301 (72) 発明者 新田 雄久

東京都文京区本郷4丁目1番4号株式会社 ウルトラクリーンテクノロジー開発研究所 内